ลูปแบบล็อคเฟสคืออะไร - คำจำกัดความจาก techopedia

คำจำกัดความ - Phase-Locked Loop (PLL) หมายถึงอะไร

เฟสล็อกลูป (PLL) เป็นวงจรอิเล็กทรอนิกส์ประเภทหนึ่งที่ประกอบด้วยออสซิลเลเตอร์ที่ขับเคลื่อนด้วยแรงดัน / กระแสไฟฟ้าที่จับคู่กับเครื่องตรวจจับเฟสที่ช่วยให้อินพุทและเอาท์พุทเป็นเฟส ฟังก์ชั่นของตัวตรวจจับเฟสคือจับคู่เฟสของสัญญาณคาบของออสซิลเลเตอร์กับสัญญาณอินพุทและแก้ไขออสซิลเลเตอร์ถ้ามันออกจากเฟสเล็กน้อย สิ่งนี้เรียกว่าลูปข้อเสนอแนะเนื่องจากเอาต์พุตถูกป้อนกลับไปที่อินพุต

Techopedia อธิบาย Phase-Locked Loop (PLL)

ลูปที่ล็อคเฟสจะช่วยให้มั่นใจว่าสัญญาณโทรคมนาคมในเวลาจริงถูกล็อคด้วยความถี่ที่แน่นอนถ้าไม่มันจะพยายามแก้ไขความถี่โดยการเปรียบเทียบและข้อเสนอแนะอย่างต่อเนื่อง PLLs พบได้ในช่องสัญญาณโทรคมนาคมเช่นตัวปรับความคงตัวตัวปรับความคุมกระแสเสียงตัวขจัดสัญญาณรบกวนและตัวแบ่งความถี่ พวกเขาจะใช้ในการสื่อสารไร้สายโดยเฉพาะอย่างยิ่งในการปรับความกว้าง (AM), การปรับความถี่ (FM) เช่นเดียวกับการปรับเฟส (PM) การออกแบบส่วนใหญ่ในรูปแบบของวงจรรวม (IC) ที่สามารถจัดการการสื่อสารแบบดิจิตอล PLLs เป็นหนึ่งในองค์ประกอบที่สำคัญที่สุดสำหรับการสื่อสารทั้งแบบดิจิตอลและอนาล็อก อุปกรณ์ที่ช่วยในการสื่อสารแบบไร้สายที่ใช้การควบคุมความถี่แบบลูปล็อคในเฟสนั้นถูกกล่าวถึงด้วยการสังเคราะห์ความถี่